PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-202146

(43)Date of publication of application: 04.08.1995

(51)Int.CI.

H01L 27/118 H01L 21/8238 H01L 27/092

(21)Application number: 05-351532

(71)Applicant: NEC CORP

(22)Date of filing:

29.12.1993


(72)Inventor: KUMAGAI KOICHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To provide a semiconductor integrated circuit which can be restrained from deteriorating in circuit operation speed due to an increase in gate resistance due to micronization.

CONSTITUTION: A basic cell 103 is composed of Pchannel MOS transistors 101 and N-channel MOS transistors 102. All MOS transistors comprised in the basic cell 103 are set to 5μ m or below in gate width, gate electrodes 108a, 108b, 109a and 109b are so provided as to surround source or drain diffusion layer regions 106a, 106c, 107a and 107c and to form an electrically closed loop.



LEGAL STATUS

[Date of request for examination]

14.03.1995

Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2720783

[Date of registration]

21.11.1997

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-202146

(43)公開日 平成7年(1995)8月4日


(51) Int.Cl. ⁶ H 0 1 L		識別記号	庁内整理番号	FI			ŧ	技術表示箇所	
	21/092		8832-4M 9170-4M	H01L 審査 請:	27/ 08			(全 10 頁)	
(21)出願番号	身	特顧平5-351532 平成5年(1993)12	月29日	(71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号					
				(72)発明者	•	港区芝五丁目7	番1号	日本電気株	
				(74)代理人	弁理士	後藤 祥介	(31 2 4	ዷ)	

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【目的】 微細化に伴うゲート抵抗増加が招く回路動作 速度の劣化を抑えることのできる半導体集積回路を提供 することにある。

【構成】 Pチャネル型MOSトランジスタ群101、及びNチャネル型MOSトランジスタ群102から構成された基本セル103において、該基本セル103を構成する全てのMOSトランジスタのゲート幅を5μm以下とし、そのゲート電極108a,108b,109a,109bを、該MOSトランジスタのソースまたはドレイン拡散層領域106a,106c,107a,107cの周囲を囲む形状とし、かつ電気的に閉ループを形成するようにした。



【特許請求の範囲】

【請求項1】 Pチャネル型MOSトランジスタ群、及 びNチャネル型MOSトランジスタ群から構成されたC MOSトランジスタ群を含む複数の基本セルを有するゲ ートアレイまたはスタンダードセル方式の半導体集積回 路において、該基本セルを構成する全てのMOSトラン ジスタのゲート幅が5μm以下であり、そのゲート電極 が、該MOSトランジスタのソースまたはドレイン拡散 層領域の周囲を囲む形状であり、かつ電気的に閉ループ を形成するようにしたことを特徴とする半導体集積回

【請求項2】 前記基本セルを構成する全てのPチャネ ル型MOSトランジスタのゲート電極がP型ポリシリコ ンで形成され、かつ該基本セルを構成するNチャネルト ランジスタのゲート電極がN型ポリシリコンで形成され ることを特徴とする請求項1記載の半導体集積回路。

【請求項3】 前記基本セルはSOI基板上に形成され ることを特徴とする請求項1及び請求項2いずれかに記 載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特にCMOSのゲートアレイまたはスタンダードセル方 式の半導体集積回路に関する。

[0002]

【従来の技術】近年のCMOS論理LSIにおいては、 主にMOSトランジスタのゲート長(L)の縮小により トランジスタの駆動能力向上が図られ、LSIチップと して高速化及び素子の高集積化を実現している。一方、 ゲート長の縮小によりゲート抵抗が増加し、回路動作速 30 度が劣化するのを抑えるため、ゲートシリサイドやサリ サイド等、ゲート電極の低抵抗化を目的としたプロセス が製造上必須となっている。

[0003]ゲート長が0.5 μ m~0.35 μ mの、 ポリシリコンゲートを用いたCMOS-LSIにおいて は、W (タングステン) ポリサイド、Ti (チタン) ま たはCo(コバルト)シリサイドが実用化されている。 しかしながら、今後実用化が予定されている0.25μ m以下のゲート長のMOSトランジスタに関しては、前 によるゲート電極の低抵抗化技術がまだ確立されていな 64

【0004】現在、SOG(Sea-Of-Gates:シーーオブ **−ゲート)やスタンダードセル方式LSI等で代表され** る、CMOSの特定用途向けLSI(ASIC:Applic ation Specific IC : アプリケーション・スペシフィッ ク・IC)の内部基本セルとしては、一般的に図7に示 す特開昭59-150446号公報に開示されるセルレ イアウトを基本としたものが採用されている。

【0005】図7において、701はPチャネル型MO 50 m、ゲート酸化膜厚(tox)7nmのものを考える。ゲ

Sトランジスタ群、702はNチャネル型MOSトラン ジスタ群、704はNウェルコンタクト拡散層、705 はPウェルコンタクト拡散層、706a、706b、7 06 cはP+拡散層、707a、707b、707cは N+拡散層、708a, 708bはPチャネル型MOS ゲート、709a、709bはNチャネル型MOSゲー トを示している。

【0006】すなわち、図7の基本セルは、2個づつソ ースまたはドレイン領域を共有する形で直列接続された 10 4個のPチャネル型MOSトランジスタ群701と、同 様に2個づつ直列接続された4個のNチャネル型MOS トランジスタ群702で構成されている。このように、 基本セルのトランジスタが、ソースまたはドレイン領域 を共有する形で2個直列接続された構成でレイアウトさ れるのは、2入力のNANDまたはNORゲートが効率 よく構成可能なためである。

【0007】基本セルのトランジスタのゲート幅(W) は、通常ランダムロジックの標準負荷に対して最適とな るように決定される。ランダムロジックの標準負荷と は、例えばファンアウト数2、アルミ配線負荷2mmと いう値であり、容量換算で約0.5pFである。このた め、現在実用化されている基本セルのゲート幅(♥) は、一般に10μm~20μmとなっている。

【0008】図8(a)は図7の基本セル上に2入力N AND回路をレイアウトしたものであり、図8(b)は 図8(a)のレイアウトの等価回路図である。

【0009】図8 (b), (b)において、804はN ウェルコンタクト拡散層、805はPウェルコンタクト 拡散層、806a, 806b, 806cはP+拡散層、 807a, 807b, 807cはN+拡散層、808 a, 808bはPチャネル型MOSゲート、809a, 809bはNチャネル型MOSゲート、810は電源配 線、811は接地配線、812は第1入力端子配線、8 13は第2入力端子配線、814は出力端子配線、81 5はコンタクトを示している。

【0010】図8(a)において、電源電位は電源配線 810からコンタクト815を通じてNウェルコンタク ト拡散層804、P+拡散層806a、806cに与え られ、接地電位は接地配線811からコンタクト815 述のWポリサイド、TiまたはCoシリサイドプロセス 40 を通じてPウェルコンタクト拡散層805とN+拡散層 807aに与えられる。

> 【0011】Pチャネル型MOSゲート808aとNチ ャネル型MOSゲート809aは第2入力端子配線81 3で接続され、Pチャネル型MOSゲート808bとN チャネル型MOSゲート809bは第1入力端子配線8 12で接続され、P+拡散層806bとN+拡散層80 7 c は出力端子配線814で接続されている。

> 【0012】いま、仮に基本セルのトランジスタとして ゲート長(L) 0. 25 μm、ゲート幅(W) 10 μ

3

ート長(L)0. 25μ mルールトランジスタにおいて、Pチャネル型MOSトランジスタを表面チャネル型 にすることを前提にすれば、図8(a)のPチャネル型 MOSゲート808a,808bはP型ポリシリコン、Nチャネル型MOSゲート809a,809bはN型ポリシリコンで形成される。

【0013】 このようにPチャネル型MOSゲートをP型ポリシリコン、Nチャネル型MOSゲートをN型ポリシリコン、Nチャネル型MOSゲートをN型ポリシリコンとする構造は、通常、PNゲート構造またはデ拡散層、907a, 907f, 907gはN+拡散層、908a, 908b, 908c, 908dはPコアルゲート構造と呼ばれる。したがって、P型およびロスプロンのシート抵抗(ρs)をそれぞれ30に、909dはNチャネル型MOSゲート、909a, 909b, 909に、909dはNチャネル型MOSゲートを示している。

第すると、次のようになる。

「0020】 すなわち、図9の基本セルは、ソースまた

[0014]

・Pチャネル型MOSゲート : $R ext{ qp} = 12 ext{ k} \Omega$ ・Nチャネル型MOSゲート : $R ext{ qn} = 4 ext{ k} \Omega$ 一方、ゲート酸化膜を介したゲート容量($C ext{ q}$)は $C ext{ q} = 12.3 ext{ f}$ F

となるから、ゲート自身の時定数(τg) は次のようになる。

【0015】・Pチャネル型MOSゲート : τgp= Rgp・Cg = 148 p s

・Nチャネル型MOSゲート : $\tau gn = R gn \cdot Cg = 49.2 ps$

ゲート長0.25μmのCMOSデバイスでは、ゲート抵抗を無視した場合のインバータ回路の伝搬遅延時間(tpd)が約60psとなることが予想されるのに対し、上記のゲートの時定数を考慮した場合の伝搬遅延時間(tpd)は約120psとなることが予想される。このようにゲート長0.25μm以下のPNゲート構造CMOSデバイスにおいては、ゲート抵抗が伝搬遅延時間(tpd)に及ぼす影響が無視できなくなる。

【0016】換言すれば、従来の基本セルレイアウトでゲート長0.25μm以下のPNゲート構造CMOSデバイスを製造し、特性の向上を図ろうとすると、ゲート抵抗の低抵抗化を目的としたゲートシリサイドやサリサイド等のプロセスが必須となる。しかしながら、前述のようにゲート長0.25μm以下のポリシリコンゲートを安定に歩留まり良く低抵抗化するシリサイド技術はまだ確立されていない。

【0017】 このようにゲート抵抗を考慮すると、図8(b)で表される2入力NAND回路は、ゲートに等価ゲート抵抗816a~816dが付加された図8(c)に示すような等価回路で表現できる。

【0018】一方、レイアウト面からゲート抵抗を小さくする方法として、ゲート形状を改良することが考えられる。これまで基本セルのゲート形状に関する公知例としては、特開昭60-47441号公報に開示されている、図9に示すようなセルレイアウトがあげられるだけである。

4

【0019】図9において、901a、901bはPチャネル型MOSトランジスタ群、902a、902bはNチャネル型MOSトランジスタ、904a、904b、904cはNウェルコタクト拡散層、905a、905b、905cはPウェルコンタクト拡散層、906a、906e、906f、906gはP+拡散層、907a、907b、907c、907d、907e、907f、907gはN+拡散層、908a、908b、908c、908dはPチャネル型MOSゲート、909a、909b、909c、909dはNチャネル型MOSゲートを示している。

【0020】すなわち、図9の基本セルは、ソースまたはドレイン領域を共有する形で直列接続された2個のPチャネル型MOSトランジスタ901bとソースまたは拡散層領域の周囲に延在させたゲート電極を有する2個のPチャネル型MOSトランジスタ901a、そして同様に2個直列接続されたNチャネル型MOSトランジスタ902bとソースまたは拡散層領域の周囲に延在させたゲート電極を有する2個のNチャネル型MOSトランジスタ902aの、合計8個のMOSトランジスタで構成されている。

【0021】この公知例の特徴は、図9の908c,908d及び909c,909dのように、ゲート電極をソースまたはドレイン拡散層領域の周囲に延在させた形状とする点にある。しかし、これは機能ブロック、特にメモリセルを効率良くレイアウトするためのゲート電極形状の改良であり、本発明で着目しているゲート電極の低抵抗化を実現するものではない。

0 [0022]

【発明が解決しようとする課題】以上述べたように、従来の半導体集積回路の基本セル構成においては、セルを構成する各トランジスタのゲート幅が標準負荷を駆動することを基準として設定されているため、ゲート長が0.25μm以下のCMOSデバイスで同様のセルレイアウトを使用するとゲート抵抗が増加し、回路動作速度が劣化するという問題点があった。

【0023】また、製造プロセスによりゲート抵抗を低下させるには、ゲートシリサイド及びサリサイド等、製 造プロセスの増加を招くという問題点があった。

[0025]

【課題を解決するための手段】上記目的を達成するため に本発明は、Pチャネル型MOSトランジスタ群、及び Nチャネル型MOSトランジスタ群から構成されたCM OSトランジスタ群を含む複数の基本セルを有するゲー 50 トアレイまたはスタンダードセル方式の半導体集積回路

る。

10

5

において、該基本セルを構成する全てのMOSトランジスタのゲート幅が5μm以下であり、そのゲート電極が、該MOSトランジスタのソースまたはドレイン拡散層領域の周囲を囲む形状であり、かつ電気的に閉ループを形成するようにしたことを特徴とする。

【0026】また、前記基本セルを構成する全てのPチャネル型MOSトランジスタのゲート電極がP型ポリシリコンで形成され、かつ該基本セルを構成するNチャネルトランジスタのゲート電極がN型ポリシリコンで形成されることを特徴とする。

【0027】さらに、前記基本セルはSOI基板上に形成されるようにしたことを特徴とする。

[0028]

【作用】上記構成による半導体集積回路では、基本セルを構成する全てのMOSトランジスタのゲート幅が5μm以下であり、そのゲート電極が、該MOSトランジスタのソースまたはドレイン拡散層領域の周囲を囲む形状であり、かつ電気的に閉ループを形成することで、ゲートシリサイド及びサリサイドプロセス無しで、ゲート抵抗が回路の動作速度に及ぼす影響を抑える。

【0029】また、基本セルを構成する全てのPチャネル型MOSトランジスタのゲート電極をP型ポリシリコンで形成し、かつ該基本セルを構成するNチャネルトランジスタのゲート電極をN型ポリシリコンで形成することで、伝搬遅延時間に対するゲート抵抗の影響を小さく抑える。

【0030】さらに、基本セルをSOI基板上に形成することで、基本セルからNウェル及びPウェルコンタクト拡散層を無くし、ゲート容量の低減を図る。

[0031]

【実施例】以下、図面を参照して本発明の一実施例を詳 細に説明する。

【0032】図1(a)は本発明の第1の実施例を示す LSIの内部基本セルレイアウト図であり、101はP チャネル型MOSトランジスタ群、102はNチャネル 型MOSトランジスタ群、103は基本セル、104は Nウェルコンタクト拡散層、105はPウェルコンタク ト拡散層、106a,106b,106cはP+拡散 層、107a,107b,107cはN+拡散層、10 8a,108bはPチャネル型MOSゲート、109 a,109bはNチャネル型MOSゲートを示している。

【0033】すなわち、本実施例の基本セル103は、2個づつソースまたはドレイン拡散層領域を共有する形で直列接続された4個のPチャネル型MOSトランジスタ群101と、同様に2個づつソースまたはドレイン拡散層領域を共有する形で直列接続された4個のNチャネル型MOSトランジスタ群102から構成されている。【0034】Pチャネル型MOSゲート108a、108hはゲート幅(Wn)が5μm以下であり、P+拡散

層106a,106cを囲む形状である。Nチャネル型 MOSゲート109a,109bも同様に、ゲート幅 (Wn)は5μm以下であり、かつN+拡散層107a,107cを囲む形状である。Pチャネル型MOSゲート108a,108b、Nチャネル型MOSゲート109a,109bは共に電気的に閉ループを形成してい

【0035】図1(b)は図1(a)中A-A'におけるPチャネル型MOSトランジスタ部の断面図を、または図1(c)は図1(a)中B-B'におけるNチャネル型MOSトランジスタ部の断面図をそれぞれ示す。 【0036】図1(b),(c)の断面図において、110はP型基板(P-sub)、111はNウェル層(N-well)、112はPウェル層(P-wel

【0037】すなわち、本実施例の基本セル103のP チャネル型MOSゲート108a,108bは、トラン ジスタ部分と分離酸化膜116上に形成されている。図 1(c)の断面図においても、図1(b)と同様に、本 20 実施例の基本セル103のNチャネル型MOSゲート1 09a,109bは、トランジスタ部分と分離酸化膜1 16上に形成されている。

1)、116は分離酸化膜を示している。

【0038】本実施例ではゲート長(L)0.25 μ m の表面チャネル型PMOS及びNMOSを想定し、Pチャネル型MOSゲート108a,108bはP型ポリシリコン、Nチャネル型MOSゲート109a,109b はN型ポリシリコンでそれぞれ形成されている。

【0039】図2(a)は図1の基本セルアレイ・レイアウトに2入力NANDの配線パターンをレイアウトしたものであり、図2(b)はその2入力NANDの等価回路図である。

【0040】図2(a),(b)において、201はPチャネル型MOSトランジスタ群、202はNチャネル型MOSトランジスタ群、203は基本セル、204はNウェルコンタクト拡散層、206a,206b,206cはP+拡散層、207a,207b,207cはN+拡散層、208a,208bはPチャネル型MOSゲート、209a,209bはNチャネル型MOSゲート、210は電40 源配線、211は接地配線、212は第1入力端子配線、213は第2入力端子配線、214は出力端子配線、215はコンタクトを示している。

【0041】 このレイアウト例においては、電源電位は電源配線210からコンタクト215を通じてNウェルコンタクト拡散層204、P+拡散層206a、206 cに与えられ、接地電位は接地配線211からコンタクト215を通じてPウェルコンタクト拡散層205とN+拡散層207aに与えられる。

【0034】Pチャネル型MOSゲート108a, 10 【0042】Pチャネル型MOSゲート208aとNチ8bはゲート幅 (Wp) が5μm以下であり、P+拡散 50 ャネル型MOSゲート209aは第2入力端子配線21

3で接続され、Pチャネル型MOSゲート208bとN チャネル型MOSゲート209bは第1入力端子配線2 12で接続され、P+拡散層206bとN+拡散層20 7 c は出力端子配線2 1 4 で接続されている。

【0043】この実施例におけるゲート抵抗及び容量を 図5を用いて解析する。

【0044】図5(a)は本実施例におけるPチャネル 型MOSゲート108bの部分拡大図であり、図5

(b)はこのゲート抵抗の等価回路図、図5(c)は図 5 (a) 中E-E' における断面図である。

【0045】図5(a), (b), (c) において、5 06a, 506bはP+拡散層、508はPチャネル型 MOSゲート、510はP型基板 (P-sub)、51 1はNウェル層 (N-well)、512はゲート長 (L)、513はゲート幅(W)、515はコンタク *

ゲートコンタクト部幅517a, 517b, 517c

ゲート電極長518a. 518c ゲート電極長518b ゲート電極長518 d

一例として、ゲート幅(W)513を5µmとして、図 5 (b) におけるチャネル部ゲート抵抗 (Ral) 519 及びゲートコンタクト部抵抗 (Rg2) 520を求める ※

> チャネル部ゲート抵抗519 ゲートコンタクト部抵抗520

また、図5(c)におけるチャネル部ゲート容量(Cq 1) 521及びゲートコンタクト部容量(Cg2) 522 を、分離酸化膜516の厚さ5000Aとして求める ★

> チャネル部ゲート容量521 ゲートコンタクト部容量522

以上のデータからPチャネル型MOSゲートのもつ時定 数(τgp)は、

 $\tau qp = 16.8 ps$

となり、Nチャネル型MOSゲートと合わせた時定数 (τg)は、

 $\tau q = 22.4 ps$

となる。このように、本発明の基本セル構造によれば、 伝搬遅延時間(tpd)に対するゲート抵抗の影響を小さ く抑えることができる。

【0050】図6は、図5(a), (b), (c)の構 40 造でのゲートの時定数 τg (ps)のゲート幅W(μ m) に対する依存性を、従来構造の場合(601) と本 発明の第1の実施例の構造の場合(602)を比較して 示したものである。との図のように、本発明の基本セル 構造は、ゲート長(L)0.25μmのデバイスにおい て、ポリシリゲートにシリサイドプロセス無しでもゲー トの時定数を十分小さく抑えることができる。

【0051】図3(a)は本発明の第2の実施例を示す LSIの内部基本セルレイアウト図であり、本発明をS

*ト、516は分離酸化膜、517a, 517b, 517 cはゲートコンタクト部幅(Wa, Wb, Wc)、51 8a, 518b, 518c, 518dはゲート電極長 (La, Lb, Lc, Ld)、519はチャネル部ゲー ト抵抗(Rg1)、520はゲートコンタクト部抵抗(R a2)、521はチャネル部ゲート容量(Ca1)、522 はゲートコンタクト部容量(Cg2)を示している。

【0046】いま、図5(a)のコンタクト515から 信号の電位が与えられ、ゲート長(L)512を0.2 10 5 µ m として、ゲートコンタクト部幅 5 1 7 a ~ 5 1 7 c、ゲート電極長518a~518dを、それぞれゲー ト幅(W)513をパラメータとして次のように仮定す ろ.

[0047]

 $Wa = Wb = Wc = 2 \mu m$

 $La = Lc = 4 \mu m$

 $Lb = W + 0.5 \mu m$

 $Ld = W + 2.5 \mu m$

※と、次のようになる。

[0048]

 $Rq1=2.6k\Omega$

 $Ra2 = 6.9 k\Omega$

★と、次のようになる。

[0049]

Cq1=3.1fF

Cg2 = 1.4 fF

パレーション・バイ・インプランテーション・オブ・オ キシジェン) 基板等のSOI (Si on Insulator : Si ・オン・インシュレータ) 基板上に適用したものであ

【0052】図3 (a) において、301はPチャネル 型MOSトランジスタ群、302はNチャネル型MOS トランジスタ群、303は基本セル、306a, 306 b, 306 cはP+拡散層、307a, 307b, 30 7 c はN+拡散層、308a, 308bはPチャネル型 MOSゲート、309a、309bはNチャネル型MO Sゲートを示している。

【0053】すなわち、本実施例の基本セル303は、 第1の実施例と同様、2個づつソースまたはドレイン拡 散層領域を共有する形で直列接続された4個のPチャネ ル型MOSトランジスタ群301と、同様に2個づつソ ースまたはドレイン拡散層領域を共有する形で直列接続 された4個のNチャネル型MOSトランジスタ群302 から構成されている。

【0054】Pチャネル型MOSゲート308a, 30 IMOX(Separation by IMplantation of CXygen: セ 50 8bはゲート幅(Wp)が5μm以下であり、P+拡散

層306a,306cを囲む形状である。Pチャネル型 MOSゲート308a,308b、Nチャネル型MOS ゲート309a,309bは共に電気的に閉ループを形成している。

【0055】図1に示す第1の実施例と異なり、本実施例ではNウェルコンタクト拡散層とPウェルコンタクト拡散層を基本セル中から無くしたことを特徴とする。この構造によれば、素子のより高集積化が可能である。

【0056】図3(b)は図3(a)中C-C′におけるPチャネル型MOSトランジスタ部の断面図を、また 10図3(c)は図3(a)中D-D′におけるNチャネル型MOSトランジスタ部の断面図をそれぞれ示す。尚、図3(b),(c)において、310はP型基板(P-sub)、311はN-層、312はP-層、316は分離酸化膜、317は埋込み酸化膜を示している。

【0057】図3(b)の断面図において、本実施例の基本セル303のPチャネル型MOSゲート308a,308bは、トランジスタ部分と分離酸化膜316上に形成されている。図3(c)の断面図においても同様に、本実施例の基本セル303のNチャネル型MOSゲ 20ート309a,309bは、トランジスタ部分と分離酸化膜316上に形成されている。

【0058】また、本実施例においても第1の実施例と同様に、ゲート長(L)0.25μmの表面チャネル型 PMOS及びNMOSを想定し、Pチャネル型MOSゲート308a,308bはP型ポリシリコン、Nチャネル型MOSゲート309a,309bはN型ポリシリコンで形成されている。

【0059】図3(b)及び(c)で第1の実施例の断面図の図1(b), (c)と異なるのは、本実施例では 30P型基板(P-sub)310上に埋め込み酸化膜317が存在している点である。

【0060】図4(a)は図3の基本セルアレイ・レイアウトに2入力NANDの配線パターンをレイアウトしたものであり、図4(b)はその2入力NANDの等価回路図である。

【0061】図4(a),(b)において、401はPチャネル型MOSトランジスタ群、402はNチャネル型MOSトランジスタ群、403は基本セル、406a,406b,406cはP+拡散層、407a,407b,407cはN+拡散層、408a,408bはPチャネル型MOSゲート、409a,409bはNチャネル型MOSゲート、410は電源配線、411は接地配線、412は第1入力端子配線、413は第2入力端子配線、414は出力端子配線、415はコンタクトを示している。

【0062】 このレイアウト例においては、電源電位は 電源配線410からコンタクト415を通じてP+拡散 層406a,406cに与えられ、接地電位は接地配線 411からコンタクト415を通じてN+拡散層407 50 10

aに与えられる。Pチャネル型MOSゲート408aと Nチャネル型MOSゲート409aは第2入力端子配線 413で接続され、Pチャネル型MOSゲート408b とNチャネル型MOSゲート409bは第1入力端子配 線412で接続され、P+拡散層406bとN+拡散層 407cは出力端子配線414で接続されている。

【0063】この第2の実施例においては、図2(a)と比較して、図4(a)に示すようにNウェル及びPウェルコンタクト拡散層が無い分、2NAND回路を小さく構成できる。

【0064】また、図3(b), (c)に示すように埋込み酸化膜317が存在するため、第1の実施例よりもゲート容量の低減が可能である。例えば、埋め込み酸化膜317の厚さを4000Aとして、図5の構造でゲートの時定数を計算すると、図6において本発明の第1の実施例のデータ602よりも約15%小さくなる。

【0065】したがって、この第2の実施例のように、 SIMOX基板等のSOI基板に本発明を適用した方が 特性改善の効果は大きいといえる。

【0066】以上述べたように本発明によれば、内部基本セルを構成するMOSトランジスタのゲート幅を縮小し、ゲート電極の形状をソースまたはドレイン拡散層周囲を囲む環状にすることにより、ゲートシリサイドプロセス無しに、ゲート抵抗が回路の動作速度に及ぼす影響を抑えることができる。尚、ゲートシリサイドまたはサリサイドプロセスを省略することにより、製造工程上は12~18工程の短縮が可能である。【0067】尚、本発明は上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変形しても同様に実施可能であることはいうまでもない。【0068】

【発明の効果】以上述べたように本発明によれば、微細化に伴うゲート抵抗増加が招く回路動作速度の劣化を抑えることのできる半導体集積回路を提供することができ

【図面の簡単な説明】

【図1】本発明の第1の実施例の基本セルアレイのレイアウト図で、(a)は基本セルアレイ平面図、(b)は基本セルアチャネル型MOSトランジスタ部内断面図、

(c)は基本セルNチャネル型MOSトランジスタ部内 断面図である。

【図2】本発明の一実施例における2入力NAND回路の配線レイアウト図で、(a)は配線レイアウト図、

(b)は等価回路図である。

【図3】本発明の第2の実施例の基本セルアレイのレイアウト図で、(a)は基本セルアレイ平面図、(b)は基本セルPチャネル型MOSトランジスタ部内断面図、

(c)は基本セルNチャネル型MOSトランジスタ部内 断面図である。

50 【図4】本発明の第2の実施例における2入力NAND

回路の配線レイアウト図で、(a)は配線レイアウト 図、(b)は等価回路図である。

【図5】本発明のMOSゲート抵抗及び容量説明図で、

(a) はPチャネルMOSゲート部分拡大図、(b) は ゲート抵抗等価回路図、(c)はゲート容量説明図であ

【図6】ゲートの時定数(τq)のゲート幅(W)依存 性を説明するための図である。

【図7】従来の基本セルレイアウト(公知例1)を示す 図である。

【図8】従来の基本セルにおける2入力NANDの配線 レイアウト図で、(a)は配線レイアウト図、(b)は 等価回路図、(C)はゲート抵抗を考慮した等価回路図 である。

【図9】従来の基本セルレイアウト(公知例2)を示す 図である。

【符号の説明】

101, 201, 301, 401…Pチャネル型MOS トランジスタ群

102, 202, 302, 402…Nチャネル型MOS 20 512…ゲート長(L) トランジスタ群

103, 203, 303, 403…基本セル

104, 204, 804…Nウェルコンタクト拡散層

105, 205, 805…Pウェルコンタクト拡散層

106a~106c, 206a~206c, 306a~

306c, $406a\sim406c$, 506a, 506b,

806b, 806c…P+拡散層

 $107a\sim107c$, $207a\sim207c$, $307a\sim$

307c, $407a\sim407c$, $807a\sim807c$...

N+拡散層

*108a, 108b, 208a, 208b, 308a, 308b, 408a, 408b, 508, 808a, 8 08b…Pチャネル型MOSゲート

109a, 109b, 209a, 209b, 309a. 309b, 409a, 409b, 809a, 809b... Nチャネル型MOSゲート

110, 310, 510…P型基板 (P-sub)

111, 311, 511…Nウェル層 (N-well)

112, 312…Pウェル層 (P-well)

116, 316, 516…分離酸化膜 10

3 1 1 ··· N- 層

(7)

312…P-層

317…埋込み酸化膜

210, 410, 810…電源配線

211, 411, 811…接地配線

212.412.812…入力端子1

213, 413, 813…入力端子2

214, 414, 814…出力端子

215, 415, 815…コンタクト

513…ゲート幅(W)

517…ゲートコンタクト部幅

518…ゲート電極長

519…チャネル部ゲート抵抗

520…ゲートコンタクト部抵抗

521…チャネル部ゲート容量


522…ゲートコンタクト部容量

601…従来構造のゲート時定数データ


602…第1の実施例の構造のゲート時定数データ

*30 816…等価ゲート抵抗


【図6】



【図7】




【図1】




110 P - sub


(c)


【図2】






【図4】









310 P-eub


(c)


á17

307a


312 P 層


【図5】





【図8】





[図9]

